計算機科學家改進基準量子電路以優化量子計算機性能

計算機科學家最新研究表明，量子計算機現行使用的硬件電路執行量子程序的現有編譯器不能使計算機實現最優性能。具體來說，他們的研究表明，改進量子編譯設計可以使計算速度比目前演示的速度快45倍。

計算機科學家設計出具有最優化深度或大小的基準量子電路系列。在計算機設計中，電路深度越小，可以更快地完成計算。較小的電路也意味著可以將更多的計算集成到現有的量子計算機中。量子計算機工程師可以使用這些基準來改進設計工具，從而找到最好的電路設計方案。

加州大學洛杉磯分校薩穆里分校工程學院杰出的計算機科學教授，首席研究員Jason Cong說：“先測量，然后改進”的方法。“現在，我們已經發現了巨大的最優差距，我們正在開發更好的量子編譯工具，希望整個量子研究界也能跟進。”

量子計算機利用量子力學同時執行大量計算，這有可能使它們比當今最好的超級計算機成倍地更快，更強大。但是，在將這些設備移出研究實驗室之前，需要解決許多問題。

例如，由于量子電路工作原理的敏感性，微小的環境變化（例如較小的溫度波動）會干擾量子計算。當這種情況發生時，量子電路被稱為退相干-也就是說它們一旦被編碼就丟失了信息。

Jason Cong說“如果我們能通過更好的布局綜合將電路深度減半，那么我們就可以有效地使量子器件退相干的時間加倍。這項匯編研究可以有效地延長時間，這相當于在實驗物理學和電氣工程領域取得了巨大進步。” “因此，我們希望這些基準能夠激勵學術界和整個行業開發更好的布局綜合工具，從而有助于推動量子計算的發展。”

Jason Cong和他的同事在2000年代初期曾做出類似的努力，以優化經典計算機中的集成電路設計。這項研究僅使用優化的布局設計就有效地推動了計算機處理速度的兩代進步，這縮短了構成電路的晶體管之間的距離。這種高性價比的改進是在技術上沒有任何其他重大投資的情況下實現的，例如在物理上縮小電路本身。

UCLA量子科學與工程中心的執行主任Mark Gyure說：“當今存在的量子處理器受到環境干擾的極大限制，這嚴重限制了可以執行的計算時間。”研究。“這就是為什么康教授團隊最近的研究結果如此重要的原因，因為它們表明，迄今為止，大多數量子電路的實現都可能效率極低，而經過優化的編譯電路可以使執行更長的算法。這可能導致當今的處理器解決了比以前想象的要有趣得多的問題。這對于該領域來說是極其重要的進步，而且令人興奮。”

稿源：TechTMT.Com